생성 데이터 인텔리전스

AI

PCIe 7.0 공식 초안이 출시되어 대역폭이 다시 두 배로 늘어납니다.

Plato에 의해 재발행
Plato에 의해 재발행

시간

조회 수 : 0

Analysis PCIe 7.0 사양은 내년에 출시될 예정이며, 네트워크 패브릭과 가속기 메시의 한계를 뛰어넘으려는 많은 AI 칩 행상인에게는 충분히 빨리 출시될 수 없습니다.

화요일에 인터페이스 개발을 주도하는 PCI SIG 컨소시엄 방출 된 PCIe 0.5 버전 7.0 및 환호했다 사양의 공식 초안으로. 청사진에서는 원시 처리량 레인당 128GT/s를 요구하며, 주변 구성 요소 상호 연결 표준에서 기대하는 세대별 두 배 증가를 계속합니다.

이러한 더 높은 성능은 x512 슬롯에서 최대 16GB/s의 양방향 대역폭을 지원합니다. 이는 올해 말에 시장에 출시되기 시작할 때 PCIe 256 장치가 추진할 수 있는 6.0GB/s와 비교됩니다.

PCIe 7.0의 다른 개선 사항에는 전력 효율성, 대기 시간 및 도달 범위 최적화가 포함됩니다. 세 번째 점은 대역폭 용량이 증가함에 따라 신호가 이동할 수 있는 거리가 짧아지기 때문에 중요합니다. 리타이머를 사용하여 신호를 정리하고 확장할 수 있지만 지연 시간이 추가됩니다. 이것이 바로 최신 GPU 시스템에서 가속기당 하나 이상의 리타이머를 보는 경향이 있는 이유입니다.

즉, PCIe 7.0 사양의 진정한 장점은 여전히 ​​대역폭입니다. PCIe 6.0을 지원하는 애플리케이션 프로세서는 아직 시장에 출시되지 않았지만 AI 장비 공급업체는 이미 현재 사양의 한계를 뛰어넘고 있습니다. PCIe 6.0 x16 슬롯은 단일 800Gb/s NIC를 지원하기에 충분한 대역폭을 제공합니다.

이는 시스템을 더 빠르게 확장하려는 AI 하드웨어 개발자에게 문제가 됩니다. 예를 들어 Intel은 이더넷 네트워킹을 자체 기능에 직접 적용하여 이 모든 문제를 우회했습니다. 가우디 가속기. 이러한 연결은 칩 간 통신과 노드 간 통신에 모두 사용됩니다.

한편 Nvidia는 최신 CPU 칩셋의 병목 현상과 레인 제한을 극복하기 위해 PCIe 스위치를 NIC에 포함시켰습니다. 최신 ConnectX-8 카드를 들었습니다. 소개 지난달 GTC에서는 32개 이상의 PCIe 6.0 레인을 선보일 예정입니다. 이는 제한된 수의 PCIe 레인이 있고 아직 PCIe 6.0을 지원하지 않는 시스템 프로세서가 GPU와 나머지 네트워크 간의 통신에 병목 현상을 일으키는 것을 방지하기 위해 수행되었습니다.

그러나 Nvidia는 800G에서 멈추지 않습니다. 그만큼 소개 200년 말 2023G 직렬 변환기/직렬 변환기가 102.4Tb/s 포트를 지원하는 1.6Tb/s 스위치의 문을 열었습니다. 엔비디아의 로드맵 1년부터 200G SerDes를 사용하여 이러한 2025TE 이상의 속도를 지원하는 네트워킹 장비를 출시할 계획입니다. 그러나 이를 활용하려면 더 많은 PCIe 대역폭을 갖춘 더 빠른 NIC가 필요합니다.

PCIe 7.0이 문제를 해결하지만, PCIe 6.0 램프에 문제가 있으면 제때에 도착하지 못할 수도 있습니다. PCIe 6.0 사양이 완성된 지 2027년이 지났고 이제서야 제품에서 이를 활용하는 모습이 보이기 시작했습니다. 이는 사양이 공식적으로 확정된 경우 첫 번째 PCIe 7.0 키트가 대량으로 시장에 출시되기까지는 XNUMX년이 될 수 있음을 시사합니다. 발행 예상대로 2025년.

PCIe 7.0은 Nvidia의 목적에 맞춰 제때에 출시되지 않을 것으로 보이지만 Compute Express Link(CXL)의 더 흥미로운 애플리케이션에 대한 문을 열어줄 것입니다.

캐시 일관성 상호 연결 기술은 4년 말과 2022년 초에 AMD의 2023세대 Epyc 및 Intel의 Sapphire Rapids 플랫폼과 함께 출시되었습니다. 지금까지는 주로 Samsung, Astera Labs 및 Micron의 메모리 확장 모듈로 제한되었습니다.

이 모듈을 사용하면 CXL 프로토콜이 피기백되는 PCIe 슬롯을 통해 추가 DDR 메모리를 추가할 수 있습니다. 이러한 모듈은 대략 NUMA 홉과 동일하지만 더 큰 제한은 메모리 대역폭과 관련이 있습니다. PCIe 5.0 x16 슬롯만 해당 이벤트 5,600MT/s DDR5 메모리의 약 XNUMX개 레인에 충분한 대역폭입니다.

그러나 이것이 CXL의 유일한 파티 트릭은 아닙니다. CXL 2.0에는 전환 지원이 추가되었습니다. 이에 대한 한 가지 응용 분야는 DDR용 네트워크 연결 스토리지 서버와 같이 여러 호스트를 서비스하는 메모리 어플라이언스가 될 것입니다. 한편 CXL 3.0 호환 시스템에는 스위치 패브릭에 대한 지원이 추가되어 호스트 프로세서의 개입 없이 주변 장치가 서로 통신할 수 있습니다.

이러한 모든 기능은 PCIe 7.0의 더 높은 대역폭을 통해 큰 이점을 얻을 수 있습니다. 하지만 CXL 3.0과 PCIe 7.0은 각각 1.8TB/s 및 896GB/s를 지원하는 Nvidia의 NVLink 또는 AMD의 Infinity Fabric과 같은 상호 연결 패브릭을 조만간 대체하기에는 충분하지 않습니다.

이를 위해 PCI SIG는 3년마다 사양의 세대 간 대역폭을 두 배로 늘리는 것 이상의 작업을 수행해야 합니다. 그동안 Lightmatter, Celestial, Ayar Labs 등 실리콘 포토닉스 스타트업들이 추진하고 있습니다. 대체 수단 더 빠른 속도를 추구하기 위해 빛을 사용하여 주변 장치와 칩렛을 상호 연결합니다. ®

spot_img

최신 인텔리전스

spot_img

저작권 @ 2024 Plato Technologies Inc.