分析 PCIe 7.0 仕様は来年のリリースに向けて順調に進んでいますが、ネットワーク ファブリックやアクセラレータ メッシュの限界を押し広げようとしている多くの AI チップ販売者にとって、それはすぐには実現できません。
火曜日、インターフェイスの開発を主導する PCI SIG コンソーシアム 放出された PCIe 0.5のバージョン7.0、および 歓迎した 仕様の正式な初稿として。このブループリントでは、レーンあたり 128GT/s の未加工スループットが要求されており、周辺コンポーネントの相互接続規格から期待される世代の XNUMX 倍化が継続されています。
このより高いパフォーマンスにより、x512 スロットから最大 16GB/秒の双方向帯域幅が可能になります。これは、PCIe 256 デバイスが今年後半に市場に出始めるときに達成できる 6.0GB/s と比較されます。
PCIe 7.0 によるその他の改善点には、電力効率、遅延、到達距離の最適化が含まれます。 XNUMX 番目の点は重要です。帯域幅容量が増加すると、信号が伝送できる距離が短くなるからです。リタイマーは信号をクリーンアップして延長するために使用できますが、レイテンシーが増加します。このため、最新の GPU システムではアクセラレータごとに少なくとも XNUMX つのリタイマーが見られる傾向があります。
そうは言っても、PCIe 7.0 仕様の本当の利点はやはり帯域幅です。 PCIe 6.0 をサポートするアプリケーション プロセッサはまだ市場に投入されていませんが、AI 機器ベンダーはすでに現在の仕様の限界を押し広げています。 PCIe 6.0 x16 スロットは、800 つの XNUMXGb/s NIC をサポートするのに十分な帯域幅を提供します。
これは、システムをより迅速に拡張しようとしている AI ハードウェアの専門家にとって問題です。たとえば、Intel は、イーサネット ネットワーキングを直接自社の製品に組み込むことで、この問題全体を回避しました。 ガウディ 加速器。これらの接続は、チップ間通信とノード間通信の両方に使用されます。
一方、Nvidia は、最新の CPU チップセットのボトルネックとレーン制限を克服するために、PCIe スイッチを NIC に組み込むことに取り組みました。最新の ConnectX-8 カードが搭載されているとのこと 導入 先月の GTC では、32 レーンを超える PCIe 6.0 が特集される予定です。これは、PCIe レーンの数が限られており、まだ PCIe 6.0 をサポートしていないシステム プロセッサーが、GPU とネットワークの残りの部分の間の通信のボトルネックになるのを防ぐために行われました。
ただし、Nvidia は 800G にとどまりません。の 導入 200 年後半の 2023G シリアライザ/デシリアライザの導入により、102.4Tb/s ポートをサポートする 1.6Tb/s スイッチへの扉が開かれました。エヌビディアの ロードマップ は、1G SerDes を使用してこれらの 200TE 以上の速度に対応できるネットワーキング ギアを 2025 年からリリースする予定です。ただし、これらを利用するには、より多くの PCIe 帯域幅を備えた高速な NIC が必要です。
PCIe 7.0 なら問題はありませんが、PCIe 6.0 のランプが何かを知らせても、間に合わない可能性があります。 PCIe 6.0 仕様が決定されてから 2027 年が経過しましたが、製品がそれを活用しているのがようやく見られ始めています。これは、仕様が公式に定められていると仮定すると、最初の PCIe 7.0 キットが大量に市場に投入されるのは XNUMX 年になる可能性があることを示唆しています。 発行 予想どおり2025年に。
PCIe 7.0 は Nvidia の目的には間に合わないようですが、Compute Express Link (CXL) のより興味深いアプリケーションのいくつかへの扉を開くことになります。
キャッシュコヒーレント 相互接続 この技術は、AMD の第 4 世代 Epyc プラットフォームとインテルの Sapphire Rapids プラットフォームとともに 2022 年末から 2023 年初めに登場しました。これまでのところ、その技術は主に Samsung、Astera Labs、Micron のメモリ拡張モジュールに限定されていました。
これらのモジュールを使用すると、CXL プロトコルが便乗する PCIe スロットを介して DDR メモリを追加できます。これらのモジュールでは、NUMA ホップとほぼ同等の負荷が発生しますが、より大きな制限はメモリ帯域幅に関係します。 PCIe 5.0 x16 スロットのみ オファー 5,600MT/s DDR5 メモリの約 XNUMX レーンに十分な帯域幅。
ただし、CXL のパーティー トリックはこれだけではありません。 CXL 2.0 では、スイッチングのサポートが追加されています。これのアプリケーションの 3.0 つは、DDR のネットワーク接続ストレージ サーバーのような、複数のホストにサービスを提供するメモリ アプライアンスです。一方、CXL XNUMX 互換システムにはスイッチ ファブリックのサポートが追加されており、ホスト プロセッサの介入なしに周辺機器が相互に通信できるようになります。
これらの機能はすべて、PCIe 7.0 のより高い帯域幅から大きな恩恵を受けます。そうは言っても、CXL 3.0 と PCIe 7.0 は、すぐに、それぞれ 1.8TB/s と 896GB/s の能力を持つ Nvidia の NVLink や AMD の Infinity Fabric などのインターコネクト ファブリックを置き換えるのに十分ではありません。
そのために、PCI SIG は 3 年ごとに仕様の世代間の帯域幅を単に 2 倍にする以上のことを行う必要があります。その一方で、Lightmatter、Celestial、Ayar Labs などのシリコン フォトニクスのスタートアップ企業は、 代替手段 さらなる速度を追求し、光を使用して周辺機器とチップレットを相互接続します。 ®
- SEO を活用したコンテンツと PR 配信。 今日増幅されます。
- PlatoData.Network 垂直生成 Ai。 自分自身に力を与えましょう。 こちらからアクセスしてください。
- プラトアイストリーム。 Web3 インテリジェンス。 知識増幅。 こちらからアクセスしてください。
- プラトンESG。 カーボン、 クリーンテック、 エネルギー、 環境、 太陽、 廃棄物管理。 こちらからアクセスしてください。
- プラトンヘルス。 バイオテクノロジーと臨床試験のインテリジェンス。 こちらからアクセスしてください。
- 情報源： https://go.theregister.com/feed/www.theregister.com/2024/04/03/pcie_70_draft/
