אָנָלִיזָה מפרט PCIe 7.0 נמצא במסלול לשחרור בשנה הבאה, ולרוכלים רבים של שבבי AI המנסים לדחוף את הגבולות של בדי רשת ורשתות מאיץ, הוא לא יכול להגיע בקרוב מספיק.
ביום שלישי קונסורציום PCI SIG שמנווט את פיתוח הממשק נפלט גרסה 0.5 של PCIe 7.0, ו בירך על זה כמו הטיוטה הראשונה הרשמית של המפרט. התוכנית דורשת 128GT/s לנתיב של תפוקה גולמית, ממשיך את ההכפלה הדורית שציפינו לה מתקן החיבור של הרכיבים ההיקפיים.
ביצועים גבוהים יותר אלה יאפשרו עד 512GB/s של רוחב פס דו-כיווני מחריץ x16. זאת בהשוואה ל-256GB/s שמכשירי PCIe 6.0 יוכלו לדחוף כשהם יתחילו לצאת לשוק מאוחר יותר השנה.
שיפורים נוספים שמגיעים עם PCIe 7.0 כוללים אופטימיזציות ליעילות צריכת חשמל, זמן אחזור וטווח הגעה. הנקודה השלישית חשובה מכיוון שככל שקיבולת רוחב הפס גדלה, האותות המרחקים שיכולים לעבור מתקצרים. ניתן להשתמש ב-Retimers כדי לנקות ולהאריך את האות, אבל הם כן מוסיפים חביון. זו הסיבה שאנו נוטים לראות לפחות ריטיימר אחד לכל מאיץ במערכות GPU מודרניות.
עם זאת, היתרון האמיתי של מפרט PCIe 7.0 הוא עדיין רוחב הפס. בעוד שמעבדי יישומים התומכים ב-PCIe 6.0 אפילו לא יצאו לשוק, ספקי ציוד בינה מלאכותית כבר דוחפים את גבולות המפרט הנוכחי. חריץ PCIe 6.0 x16 מספק מספיק רוחב פס כדי לתמוך ב-NIC יחיד של 800Gb/s.
זו בעיה עבור קלעי חומרה בינה מלאכותית המנסים להרחיב את המערכות שלהם מהר יותר. אינטל, למשל, עקפה את כל הנושא הזה על ידי אפיית רשת Ethernet ישירות לתוך הרשת גאודי מאיצים. חיבורים אלה משמשים גם לתקשורת שבב-ל-שבב וגם לתקשורת צומת-לצומת.
Nvidia, בינתיים, החלה לארוז מתגי PCIe לתוך ה-NIC שלה כדי להתגבר על צווארי בקבוק ומגבלות נתיב על ערכות שבבי CPU מודרניות. נאמר לנו כרטיסי ה-ConnectX-8 האחרונים שלו הציג ב-GTC בחודש שעבר יכלול יותר מ-32 נתיבים של PCIe 6.0. זה נעשה כדי למנוע ממעבדי מערכת, שיש להם מספר מוגבל של נתיבי PCIe ועדיין אינם תומכים ב-PCIe 6.0, לצוואר בקבוק לתקשורת בין ה-GPU לשאר הרשת.
עם זאת, Nvidia לא עוצרת ב-800G. ה מבוא של 200G Serializer/Deserializers בסוף 2023 פתחו את הדלת למתגי 102.4Tb/s התומכים ביציאות 1.6Tb/s. של Nvidia מפת דרכים מתכנן שחרור של ציוד רשת המסוגל למהירויות של 1TE פלוס אלה באמצעות 200G SerDes החל משנת 2025. עם זאת, ניצול שלהם ידרוש NICs מהירים יותר עם יותר רוחב פס PCIe.
PCIe 7.0 יעשה את העבודה, אבל אם הרמפה של PCIe 6.0 תגיד לנו משהו הוא עלול לא להגיע בזמן. עברו שנתיים מאז שהמפרט של PCIe 6.0 הושלם, ורק עכשיו אנחנו מתחילים לראות מוצרים מנצלים אותו. זה מרמז שזה יכול להיות 2027 לפני הערכה הראשונה של PCIe 7.0 תגיע לשוק בנפח, בהנחה שהמפרט הוא באופן רשמי הנפיק בשנת 2025 כצפוי.
למרות שנראה ש-PCIe 7.0 לא יגיע בזמן למטרות Nvidia, הוא יפתח את הדלת לכמה מהיישומים המעניינים יותר של Compute Express Link (CXL).
המטמון-קוהרנטי קשר הדדי הטכנולוגיה הגיעה עם הדור הרביעי של Epyc של AMD ופלטפורמות Sapphire Rapids של אינטל בסוף 4 ותחילת 2022. עד כה היא הוגבלה במידה רבה למודולי הרחבת זיכרון מבית סמסונג, אסטרה לאבס ומיקרון.
מודולים אלו מאפשרים הוספת זיכרון DDR נוסף באמצעות חריץ PCIe, אשר פרוטוקול ה-CXL מתקרב אליו. מודולים אלה אכן מחזיקים בערך המקבילה לקפיצה של NUMA, אך המגבלה הגדולה יותר קשורה לרוחב הפס של הזיכרון. חריץ PCIe 5.0 x16 בלבד הצעות רוחב פס מספיק עבור כשני נתיבים של זיכרון DDR5,600 של 5MT/s.
עם זאת, זה לא טריק המסיבות היחיד של CXL. CXL 2.0 מוסיף תמיכה במעבר. יישום אחד של זה יהיה מכשיר זיכרון המשרת מספר מארחים, בערך כמו שרת אחסון מחובר לרשת עבור DDR. מערכות תואמות CXL 3.0 מוסיפות בינתיים תמיכה במארגי מתג, שאמורים לאפשר לציוד היקפי לתקשר זה עם זה ללא מעורבות המעבד המארח.
כל התכונות הללו ייהנו מאוד מרוחב הפס הגבוה יותר של PCIe 7.0. עם זאת, CXL 3.0 ו-PCIe 7.0 לא יספיקו להחליף בדים מקושרים כמו NVLink של Nvidia או Infinity Fabric של AMD, המסוגלים ל-1.8TB/s ו-896GB/s בהתאמה, בכל עת בקרוב.
בשביל זה, PCI SIG יצטרך לעשות יותר מסתם להכפיל את רוחב הפס של המפרט על הדור כל שלוש שנים. בינתיים, סטארט-אפים של סיליקון פוטוניקה כמו Lightmatter, Celestial ו-Ayar Labs דוחפים אמצעים חלופיים של חיבור בין ציוד היקפי וצ'יפלטים באמצעות אור בחיפוש אחר מהירות יותר ויותר. ®
- הפצת תוכן ויחסי ציבור מופעל על ידי SEO. קבל הגברה היום.
- PlatoData.Network Vertical Generative Ai. העצים את עצמך. גישה כאן.
- PlatoAiStream. Web3 Intelligence. הידע מוגבר. גישה כאן.
- PlatoESG. פחמן, קלינטק, אנרגיה, סביבה, שמש, ניהול פסולת. גישה כאן.
- PlatoHealth. מודיעין ביוטכנולוגיה וניסויים קליניים. גישה כאן.
- מקור: https://go.theregister.com/feed/www.theregister.com/2024/04/03/pcie_70_draft/
